REC'D 1 0 SEP 2004

PCT

WIPO

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 8月22日

出 願 番 号 Application Number:

特願2003-298661

[ST. 10/C]:

[JP2003-298661]

出 願 人
Applicant(s):


ソニー株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 5月12日

今井康



特許願 【書類名】 0390471704 【整理番号】 平成15年 8月22日 【提出日】 特許庁長官殿 【あて先】 【国際特許分類】 G09G 3/36 G02F 1/33 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 【氏名】 板倉 直之 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 市川 弘明 【氏名】 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 前川 敏一 【氏名】 【特許出願人】 【識別番号】 000002185 ソニー株式会社 【氏名又は名称】 【代理人】 【識別番号】 100094053 【弁理士】 佐藤 隆久 【氏名又は名称】 【手数料の表示】 【予納台帳番号】 014890

21,000円

明細書 1

図面 1 要約書 1

特許請求の範囲 1

【納付金額】 【提出物件の目録】

【物件名】

【物件名】 【物件名】

【物件名】

【書類名】特許請求の範囲

【請求項1】

所定の配列で3原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、1水平走査期間のブランキング期間を除く期間であるライン表示期間中に、3原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて1つの画素ラインの色表示が行われる画像表示装置であって、

前記信号線のそれぞれにセレクトスイッチが接続され、

前記セレクトスイッチにプリチャージの制御回路が接続され、

前記プリチャージの制御回路は、前記ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする

画像表示装置。

【請求項2】

前記プリチャージの制御回路は、前記ライン表示期間内で前記データ供給の許可パルス の持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間幅または 数を変えてプリチャージの時間を長くする

請求項1に記載の画像表示装置。

【請求項3】

前記プリチャージの制御回路は、前記ライン表示期間内で最初に表示させる色に対応する信号線に対し、1水平走査期間の先頭部分に位置するブランキング期間で前記プリチャージ用のプリチャージ許可パルスを供給する

請求項1に記載の画像表示装置。

【請求項4】

所定の配列で3原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、1水平走査期間のブランキング期間を除く期間であるライン表示期間中に、3原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて1つの画素ラインの色表示が行われる画像表示パネルであって、

前記画像表示パネル内にプリチャージの制御回路が設けられ、

前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする

画像表示パネル。

【請求項5】

所定の配列で3原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続されている画像表示パネルに対し、画素ラインごとの駆動時に、 1水平走査期間のブランキング期間を除く期間であるライン表示期間中に、3原色の画素 データを、それぞれ対応する信号線に色ごとに順次供給するパネル駆動装置であって、

前記パネル駆動装置にプリチャージの制御回路を内蔵し、

前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅

のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする

パネル駆動装置。

【請求項6】

所定の配列で3原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、前記信号線のそれぞれにセレクトスイッチが接続されている画像表示パネルに対し、1水平走査期間のブランキング期間を除く期間であるライン表示期間中に、3原色の画素データを、それぞれ対応する信号線に色ごとに順次供給して画素ラインごとの色表示を駆動する画像表示パネルの駆動方法であって、

ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、

当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする

画像表示パネルの駆動方法。

【請求項7】

前記ライン表示期間内で前記データ供給の許可パルスの持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間幅または数を変えてプリチャージの時間を 長くする

請求項6に記載の画像表示パネルの駆動方法。

【請求項8】

前記ライン表示期間内で最初に表示させる色に対応する信号線に対し、1水平走査期間の先頭部分に位置するブランキング期間で前記プリチャージ用のプリチャージ許可パルスを供給する

請求項6に記載の画像表示パネルの駆動方法。

【書類名】明細書

【発明の名称】画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの 駆動方法

【技術分野】

[0001]

本発明は、1水平走査期間のプランキング期間を除く期間であるライン表示期間中に3原色の画素データを順次信号線に供給する際に当該信号線を所定電位で予めプリチャージする画像表示装置、プリチャージ機能を有する画像表示パネル、および、その駆動方法に関する。

【背景技術】

[0002]

たとえば液晶ディスプレイなどの固定画素を有する画像表示装置は、よく知られているように、その有効画素部で、複数の画素回路(以下、単に画素という)がマトリックス状に配列され、かつ所定の配列で3原色が各画素に割り当てられている。

液晶ディスプレイの各画素は、とくに図示しないが、画素セレクト素子としての薄膜トランジスタ(TFT; thin film transistor)と、TFTのドレイン電極(またはソース電極)に画素電極が接続された液晶セルと、TFTのドレイン電極に一方の電極が接続された保持容量とから構成されている。

これら画素の各々に対して、画素行(以下、画素ラインともいう)の画素配列方向に沿って走査線が配線され、画素列の画素配列方向に沿ってデータ線と称される信号線が配線されている。各画素のTFTのゲート電極が各画素行を単位として同一の走査線に接続され、そのソース電極(または、ドレイン電極)が各画素列を単位として同一の信号線に接続されている。

[0003]

このような液晶ディスプレイなどの画像表示装置は年々高精細化が進み、それにともなって走査線および信号線の負荷容量が増大している。

また、現行のNTSC (National Television System Committee)方式の映像信号は1フィールドが60Hzの周波数(時間にして約16.7ms)、1フレームが30Hzの周波数(時間にして約33.3ms)と、その画面表示期間が決められている。したがって、高精細化にともなって画素ラインの数が増えると、1画素ラインの表示に割り当てられる時間が短くなる。この1画素ラインの表示期間は、NTSC映像信号フォーマットでいう1水平走査(1H)期間のうち、先頭部分の水平ブランキング期間を除く期間である。

[0004]

高精細の画像表示装置では、有効画素部の画素群を3原色の色ごとに順に繰り返し表示する場合、ライン表示期間が短いことと、前述した信号線の負荷容量の増大とによって、決められた時間内に画素データの書き込みが十分でなく、予定していた輝度の色表現ができない不都合が生じている。

とくに、液晶ディスプレイでは、液晶層に同じ向きの電界を長時間印加すると液晶層が 劣化することがあり、これを防止する観点から、1 画素ラインごとに画素データの極性を 反転する駆動方法が一般化している。そのため、液晶ディスプレイでは平均すると、信号 線電位を画素データの約2倍変化させる必要があり、その大きな電位差を変化させるのに 時間がかかることから、高精細化にともなう画素データの書き込み不足が顕著になってき ている。

[0005]

図7に、画素データを信号線に書き込むためのパルスの波形を示す。ここで、図7 (A) は解像度が低い液晶ディスプレイの書き込みパルス波形図、図7 (B) は解像度が高い液晶ディスプレイの書き込みパルス波形図である。

ディスプレイの解像度が低い場合、信号線へのデータ供給の許可パルス P w 1 の時間幅 (持続時間(time duration)) は、たとえば 1 2 μ s と比較的長い。この許可パルス P w 1 の立ち上がりの時間から信号線に画素データが印加され、そのときから信号線の電位 1

0.0が上がり始め、信号線の負荷容量により決まるCR時定数に応じて所望の電位にまで 達する。この信号線の充電に要する時間Tpcはパルス時間幅(12μs)に比べて十分 小さい。

[0006]

ところが、ディスプレイの解像度が高くなると、前述したように負荷容量が急激に増大 し配線のCR時定数が高くなるため、図7(A)に示す信号線電位100Aまたは100 Bのように、負荷容量に応じて波形がなまり、所定の書き込み時間内に、所定の書込み電 位まで信号線電位が到達できず、つまり信号線に電荷が十分チャージできない事態が生じ

加えて、図7(B)に示すように、書き込み時間自体が、たとえば5μ s と短くなるこ とから、仮に負荷容量が余り増大しない場合でも信号線への十分な電荷のチャージは困難

[0007]

このような書き込み不足を解消するために、画素データの書き込みに先立って、信号線 電位を予め中間電位にまで持ち上げる信号線のプリチャージ技術が知られている(たとえ ば、特許文献1および2参照)。

この信号線のプリチャージ技術を採用すると、図7(C)に示すように、信号線へのデ ータ供給の許可パルスPw2の立ち上がり開始点で、予め行ったプリチャージ(波形10 1) によって信号線電位102がある中間電位まで到達できていれば、短い許可パルス時 間内に信号線電位102を所望の電位まで到達させることが可能となる。

[0008]

プリチャージ波形は、図7(C)では便宜上、画素データによる信号線充電時に重ねて 描いているが、上記特許文献1および2に記載されているように、信号線のプリチャージ は1水平走査期間(1H)の先頭部分に位置する水平ブランキング期間で行われることが 多い。上記したディスプレイの高精細化にともなう書き込み時間の短縮は、1画素ライン の画素数の増大に加え、駆動クロック周波数が高くなるため生じることから、水平ブラン キング期間も短くなって十分なプリチャージ時間の余裕がなくなることがある。また、信 号線にプリチャージすべき電荷量も増えるため、このような水平ブランキング期間でのプ リチャージは難しい状況になってきている。したがって、現実的には、高精細なディスプ レイで図7(C)に示すようなプリチャージの効果が十分得られないという実情がある。

[0009]

より詳細な例で図8を用いて説明すると、画素数がたとえば480×320以下の低解 像度液晶表示装置では、図8(A)に示すように、有効画素領域110の一端に配置され た水平駆動回路111内とは別に、信号線113の反対側にプリチャージ回路112を設 けている。水平駆動回路111に画素データの出力を制御するセレクトスイッチとしての CMOSトランスファゲートTG1が信号線113ごとに設けられている。同様に、プリ チャージ回路112にもCMOSトランスファゲートTG2を設け、このCMOSトラン スファゲートTG2によってプリチャージ電圧の供給制御を行っている。

図8(B)に2つのCMOSトランスファゲートの詳細を示す。ディスプレイの水平駆 動時に、プリチャージ回路のCMOSトランスファゲートAG2から信号線のプリチャー ジ信号SPCが有効画素部の信号線113に印加され、その後、水平駆動回路側のCMO SトランスファゲートTG1から画素データ信号SDTが有効画素部の信号線113に入 力される。

[0010]

しかし、画素数がたとえば640×480のVGA相当以上の高解像度液晶表示装置で は、前述したように、装置を駆動する駆動周波数が高くなるとともに、表示装置の配線の 負荷容量が増大することから、所定の書込み時間に信号線電位が予定している中間電位ま で到達しなくなり、書き込み不足が生じ、その結果、鮮明な映像が得られなくなる。

その場合、安定したプリチャージを行うために、CMOSトランスファゲートTG2の 素子サイズを増大させなければならず、プリチャージ回路の占める面積が増大する。加え

て信号線113のインピーダンスを下げる必要があり、配線幅を太くしなければならない などの理由により、同様に、プリチャージのための配線の基板内面積占有率が増大すると いう問題が発生する。また、一括プリチャージでは高いプリチャージ能力が要求されるこ とから、図9に全体のブロック図で示すように水平駆動回路(HDRV)111とプリチ ャージ回路(PCH)112を分けて配置するか、あるいは、2つの水平駆動回路の一方 をプリチャージ機能付としなければならず、プリチャージ回路のエリアペナルティの増大 が問題となる。

[0011]

さらに、3原色の色ごとにプリチャージすべき最低限の電荷量も異なることがあるが、 そのような場合、水平ブランキング期間での一括プリチャージでは無駄なプリチャージが 一部の色で行われてしまうという問題も生じている。

【特許文献1】特開平10-011032号公報

【特許文献2】特開2003-177720号公報

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 2\]$

本発明が解決しようとする第1の課題は、画像表示装置の高精細化によって、駆動クロ ックが高速化し、信号線に画素データを供給する時間が短くなり、また、信号線負荷容量 が増大するなどの原因で信号線への十分なプリチャージが困難になってきていることであ る。また、第2の課題は、3原色のあるいはラインごとの一括プリチャージでは高いプリ チャージ能力が要求され、プリチャージ回路の規模が増大してエリアペナルティが大きく 、また、無駄な電力消費が生じていることである。

【課題を解決するための手段】

$[0\ 0\ 1\ 3]$

本発明にかかる画像表示装置は、所定の配列で3原色が割り当てられたマトリックス状 配置の画素群を有し、当該画素群の列ごとに信号線が接続され、1水平走査期間のブラン キング期間を除く期間であるライン表示期間中に、3原色の画素データが、それぞれ対応 する信号線に色ごとに順次供給されて1つの画素ラインの色表示が行われる画像表示装置 であって、前記信号線のそれぞれにセレクトスイッチが接続され、前記セレクトスイッチ にプリチャージの制御回路が接続され、前記プリチャージの制御回路は、前記ライン表示 期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パルスを、対応す る信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期 間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイ ッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスで オンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

[0014]

好適に、前記プリチャージの制御回路は、前記ライン表示期間内で前記データ供給の許 可パルスの持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間 幅または数を変えてプリチャージの時間を長くする。

また、好適に、前記プリチャージの制御回路は、前記ライン表示期間内で最初に表示さ せる色に対応する信号線に対し、1水平走査期間の先頭部分に位置するブランキング期間 で前記プリチャージ用のプリチャージ許可パルスを供給する。

$[0\ 0\ 1\ 5]$

本発明にかかる画像表示パネルは、所定の配列で3原色が割り当てられたマトリックス 状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、1水平走査期間のブラ ンキング期間を除く期間であるライン表示期間中に、3原色の画素データが、それぞれ対 応する信号線に色ごとに順次供給されて1つの画素ラインの色表示が行われる画像表示パ ネルであって、前記画像表示パネル内にプリチャージの制御回路が設けられ、前記プリチ ャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、 前記ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ供給の許可パ

ルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可 パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線 のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャー ジ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

[0016]

本発明にかかるパネル駆動装置は、所定の配列で3原色が割り当てられたマトリックス 状配置の画素群を有し、当該画素群の列ごとに信号線が接続されている画像表示パネルに 対し、画素ラインごとの駆動時に、1水平走査期間のブランキング期間を除く期間である ライン表示期間中に、3原色の画素データを、それぞれ対応する信号線に色ごとに順次供 給するパネル駆動装置であって、前記パネル駆動装置にプリチャージの制御回路を内蔵し 、前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチ に接続され、前記ライン表示期間内で3原色の1色を表示させるときの信号線へのデータ 供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該デー 夕供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対 応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅 のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチ ャージする。

[0017]

本発明にかかる画像表示パネルの駆動方法は、所定の配列で3原色が割り当てられたマ トリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、前記信号線 のそれぞれにセレクトスイッチが接続されている画像表示パネルに対し、1水平走査期間 のブランキング期間を除く期間であるライン表示期間中に、3原色の画素データを、それ ぞれ対応する信号線に色ごとに順次供給して画素ラインごとの色表示を駆動する画像表示 パネルの駆動方法であって、ライン表示期間内で3原色の1色を表示させるときの信号線 へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ 、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる 他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より 短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電 位にプリチャージする。

[0018]

本発明での動作を、以下、BGRの順で色表示する画像表示装置を例に述べる。


あるラインが選択され、その1水平走査期間のブランキング期間が終了しライン表示期 間になると、この表示対象の画素ラインを構成する画素のうち、3原色の1色、たとえば 「青(B)」の画素が接続された信号線にデータ供給を許可する許可パルスがプリチャー ジの制御回路から、当該信号線に接続されたセレクトスイッチに印加される。これにより 、「B」の画素データがたとえば3本に1本の割合で信号線に供給され、色表示に供せら れる。このBデータ供給の許可パルスの印加途中で、かつ、つぎの「緑(G)|のデータ 供給の前のタイミングで、Gデータ供給予定の信号線に対しプリチャージが行われる。つ まり、G画素が接続された信号線のセレクトスイッチにプリチャージ許可パルスが印加さ れる。このプリチャージ許可パルスの時間幅は、G画素データパルスより短いため、この プリチャージによって信号線に中間電位が設定される。その後、Gデータ供給の許可パル スが印加され、「G」の画素データが3本に1本の割合で信号線に供給され、色表示に供 せられる。

以下、同様に、Gデータ供給の許可期間に「赤(R)」のプリチャージが行われる。な お、最初のBデータ供給の許可期間にも「R」のプリチャージを行ってもよく、この場合 、後に表示される色ほどプリチャージ時間が長くなり、あるいはプリチャージ量が大きく なる。

このようなライン表示が繰り返されて1画面の映像表示が終了する。

【発明の効果】

[0019]



【発明を実施するための最良の形態】

[0020]

本発明は、いわゆる線順次駆動、点順次駆動のいずれにも適用できる。ここでは、線順次駆動の一種であり、一度に水平駆動する配線数をマルチプレックス制御により減らした、いわゆるマルチプレックス方式(あるいはセレクタ方式ともいう)を例として、本発明の実施の形態を説明する。ここで、「線順次」とは「1画素ラインの表示期間内にRGBの色ごとに1度ずつ色表示を行う水平駆動方式」をいい、「点順次」とは「1画素ラインの表示期間内にRGBの色表示を順次に、かつ画素ごとに繰り返し行う水平駆動方式」をいう。

[0021]

図1は、本実施の形態にかかる液晶表示装置の構成例を示すブロック図である。

液晶表示装置1は、図1に示すように、有効画素部2、垂直駆動回路(VDRV)3、およびプリチャージ回路を内蔵した水平駆動回路(HDRV&PCH)4を有している。この水平駆動回路4内のプリチャージ回路(PCH)の構成が本実施の形態の大きな特徴の一つである。

[0022]

有効画素部 2 で、複数の画素(以下、画素回路という) 2 1 がマトリックス状に配列されている。各画素回路 2 1 は、画素セレクト素子としての薄膜トランジスタ(TFT;th in film transistor)TFT 2 1 と、TFT 2 1 のドレイン電極(またはソース電極)に画素電極が接続された液晶セルLC 2 1 と、TFT 2 1 のドレイン電極に一方の電極が接続された保持容量 C s 2 1 とにより構成されている。

これら画素回路 2 1 の各々に対して、走査線 $5-1\sim 5-m$ が行ごとにその画素配列方向に沿って配線され、信号線 $6-1\sim 6-n$ が列ごとにその画素配列方向に沿って配線されている。

各画素回路 2 1 のT F T 2 1 のゲート電極は、行単位で決められた走査線 $5-1\sim5-m$ のいずれかに接続されている。また、各画素回路 2 1 のT F T 2 1 のソース電極(または、ドレイン電極)は、列単位で決められた信号線 $6-1\sim6-n$ のいずれかに接続されている。

さらに、一般的な液晶表示装置と同様、保持容量配線Csを独立に配線し、この保持容量配線Csと画素電極との間に保持容量Cs21が形成されている。保持容量配線Csに、コモン電圧Vcomと同相の水平方向駆動パルスCSが入力される。

各画素回路21の液晶セルLC21の他方の電極(共通電極)は、1水平走査期間(1H)ごとに極性が反転するコモン電圧Vcomの供給ライン7に接続されている。

[0023]

各走査線 $5-1\sim5-m$ は、垂直駆動回路3により駆動され、各信号線 $6-1\sim6-n$ は水平駆動回路4により駆動される。

[0024]

垂直駆動回路3は、1フィールド期間ごとに垂直方向(列方向)に走査して走査線5-1~5-mに接続された画素回路21を行単位で順次選択する処理を行う。

すなわち、垂直駆動回路3から走査線5-1に対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、走査線5-2に対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、走査線5-3,…,5-m対して走査パルスSP3(,…,SPm)が順に与えられる。

[0025]

水平駆動回路 4 は、図示しないクロックジェネレータにより供給されるセレクト信号のパルスをレベルシフトする回路であり、この動作によって入力される映像信号を線順次で各画素回路に書き込みを行う。また、その内蔵のプリチャージ回路は、線順次駆動時のRGBの色表示のために信号線 $6-1\sim6-n$ を予め所定の電位にプリチャージする回路である。

[0026]

図2は、このプリチャージ機能付き水平駆動回路4のマルチプレクサ構成のセレクタの 回路図である。このセレクタは、各信号線に画素データまたはプリチャージ電圧の供給許 可を、制御回路からの制御信号に基づいて制御する回路である。

図2に示すセレクタ30は、画素データの供給許可を制御する第1のセレクトスイッチ 回路部30Aと、プリチャージ電圧Vpcの供給許可を制御する第2のセレクトスイッチ 回路部30Bとに大別される。

第1のセレクトスイッチ回路部30Aは、セレクトスイッチ31-R,31-G,31-B、…、34-R,34-G,34-B(、…、3n-R,3n-G,3n-B)を有する。第1のセレクトスイッチ回路部30Aは、制御回路40から入力された制御信号S40Aにより各セレクトスイッチをオンまたオフし、画素回路21に書き込むデータ信号SDT1~SDT4(,…)を選択し、各信号線6-1~6-nに供給して、映像を描いている。

[0027]

この液晶表示装置で、色の3原色データであるR(赤)データ、G(緑)データ、およびB(青)データが各信号線に順次に供給される。具体的に、まずBデータを信号線6ー $1\sim6-n$ のうち3本に1本割合で、選択ラインのB画素が接続された信号線に供給し、つぎに、Gデータを、同様にして選択ラインのG画素が接続された信号線に供給し、最後に、Rデータを、同様にして選択ラインのR画素が接続された信号線に供給して、各画素回路21にRGBデータを書き込み、映像を描く。なお、ここでは1画素に1色の表示としているが、RGBで1つの画素として定義してもよい。この場合、各信号線 $6-1\sim6-n$ に対しては、それぞれ3つのセレクトスイッチが接続されることとなる。

[0028]

一方、プリチャージ用の第2のセレクトスイッチ回路部30Bは、第1のセレクトスイッチ回路部30Aと同数のセレクトスイッチ51-R,51-G,51-B、…、54-R,54-G,54-B(、…、5n-R,5n-G,5n-B)を有している。これらのセレクトスイッチは、第1のセレクトスイッチ回路部30Aの1つのセレクトスイッチと並列に各信号線に対し接続されている。つまり、最初の3列では、セレクトスイッチ31-Rと51-R、31-Gと51-G、31-Bと51-Bが、それぞれ対となって信号線に接続されている。他の列でも同様な接続関係が繰り返されている。セレクトスイッチ51-R~54-Bの信号線と反対側の端子はプリチャージ電圧Vpcの供給線に共通に接続されている。

第2のセレクトスイッチ回路部30Bは、制御回路40から入力された制御信号S40Bにより各セレクトスイッチをオンまたオフし、プリチャージ電圧Vpcを供給すべき各信号線 $6-1\sim6-n$ を選択し、また、そのプリチャージ電荷量(プリチャージ電圧Vpcが一定の場合は、プリチャージ時間)を制御する。

[0029]

図3に、より具体的な回路例を、プリチャージ用の第2のセレクトスイッチ回路部30 Bを例として示す。また、1つのセレクトスイッチの拡大図を図4(A)に示す。なお、 画素データ供給用の第1のセレクトスイッチ30Aの構成が図3と異なる点は、各セレク トスイッチの一方端子が全て共通ではなく、RGBごとに共通化されて画素データ信号SDT1~SDT4の供給線に接続されていることで(図2参照)、スイッチ構成自体は同じであることから、ここでの説明は省略する。

図2に示すセレクトスイッチ 51-R, 51-G, 51-B, …、54-R, 54-G, 54-B (、…、5n-R, 5n-G, 5n-B) のそれぞれは、図4 (A) に示すように、p チャネルMOS (P MOS) トランジスタ 5 P とn チャネルMOS (P MOS) トランジスタ 5 P のソース (P MOS) 同士、ドレイン (P MOS) 同士を接続したトランスファゲート P MOS P MO

なお、CMOS構成としない場合、セレクトスイッチを図4(B)に示す1つのNMOSトランジスタで構成させることも可能である。

[0030]

各トランスファゲートは相補的レベルをとるセレクト信号SEL1, XSEL1、SEL2, XSEL2、SEL3, XSEL3によりそれぞれ導通制御される。これらのセレクト信号の集合が制御信号S40Bとなる。

具体的に、Rデータ用セレクトスイッチ $51-R\sim54-R$ を構成するトランスファゲートTMG-Rはセレクト信号SEL1, XSEL1により導通制御される。Gデータ用セレクトスイッチ $51-G\sim54-G$ を構成するトランスファゲートTMG-Gはセレクト信号SEL2, XSEL2により導通制御される。Bデータ用セレクトスイッチ $51-B\sim54-B$ を構成するトランスファゲートTMG-Bはセレクト信号SEL3, XSEL3により導通制御される。

[0031]

このような構成にすることにより、マルチプレックス方式で信号線に画素データを供給するときに用いるセレクトスイッチと、プリチャージ用のセレクトスイッチとを近接して設けることができ、そのため画像表示パネルの駆動装置(たとえば、駆動 I C)内でトランジスタのスイッチング特性が揃って、タイミング制御が正確にできるという利点がある

[0032]

つぎに、プリチャージ動作を、図5に示すタイミングチャートを参照して説明する。

図5 (A) に示す水平パルス60としては、たとえば図1に示す水平方向駆動パルスCS、あるいは、画素ラインごとに映像データおよびプリチャージ電圧を反転するためのパルスなどを用いることができる。この水平パルス60より前の所定時間は、水平走査期間(1H)内の水平ブランキング期間(1HB)に対応し、この水平パルス期間がライン表示期間に相当する。

[0033]

図5 (C)、図5 (E) および図5 (G) に、それぞれ、B (青) 信号の画像データパルス61B (パルス時間幅:T1)、G (緑) 信号の画像データパルス61G (パルス時間幅:T2)、および、R (赤) 信号の画像データパルス61R (パルス時間幅:T3)を示している。線順次では、このように所定の順でRGB信号の色表示が1画素ラインで1サイクルだけ行われる。

B, G, Rに対するプリチャージパルスは、各色の画像データパルスの前に示される短い時間の任意の個数のパルス62B, 62Gおよび62Rで示される。各色のパルスをここでは3個示しているが、その数は任意で、色ごとに異なっていてもよい。B信号に対するプリチャージパルス62Bの個数は0個、すなわち省略してもよい。B信号に対するプリチャージパルス62Bの印加は、画像データパルス61Bの印加より前に行う必要があり、同様に、G信号に対するプリチャージパルス62Gの印加は、画像データパルス61 Gの印加より前に行う必要があり、R信号に対するプリチャージパルス62Rの印加は、画像データパルス61Rの印加より前に行う必要がある。

通常、画像データパルス61Gと61Rの印加は、その直前の色の画像データパルスの 印加から余り時間をおかずに行われることから、画像データパルス61Bとプリチャージ パルス62Gが時間的に重なり、画像データパルス61Gとプリチャージパルス62Rが 時間的に重なっている。一方、最初のB信号のプリチャージパルス62Bが存在するとき は、場合によって、このパルス62Bが水平ブランキング期間1HBと時間的に重なる。

[0034]

ここで、図5 (B), (D) および (F) に示すパルス63B, 63Gおよび63Rは 、各セレクトスイッチをオンさせるプリチャージ許可パルスであり、そのパルス時間幅が 色ごとに異なる。つまり、先頭のプリチャージ許可パルスほど持続時間が長い。前述した 高精細ディスプレイの問題点では、配線容量が増大し信号線電位の充電の仕方がゆっくり となることを説明したが(図7(A)参照)、このような場合、セレクタスイッチが開い ている時間が長いほど、より高い電位まで信号線が充電される。つまり、プリチャージ許 可パルスの持続時間が長いほどプリチャージが十分となる。その意味で、先頭のB信号の プリチャージパルス62Bは不要な場合があり、必要な場合でもプリチャージの時間(ま たは電荷量)を短くできる。また、つぎのG信号のプリチャージパルス62Gによるプリ チャージの時間(または電荷量)は、そのつぎのR信号のプリチャージパルス62Rによ るプリチャージの時間(または電荷量)より短く(または少なく)できる。高精細ディス プレイの場合、このように後に表示される色ほど画素データの供給が不十分となるので、 それに対応して、プリチャージを後に表示される色ほど強くかけることが望ましい。

図6に、このように後に表示される色ほどプリチャージを強くかける例を示す。なお、 プリチャージの程度(電荷量)は、図6に示すパルス数変化で制御するほか、パルス時間 幅で制御し、あるいはパルスオン時に供給されるプリチャージ電圧Vpcの値で制御する こともでき、さらには、これらの組み合わせにより制御することもできる。なお、プリチ ャージ電圧Vpcが、平均的な画素データ電圧値とほぼ等しい場合、プリチャージ許可パ ルスの時間幅は、画素データパルスの時間幅より短くすることが望ましい。

[0035]

このような制御により、図7(C)に示すように、各信号線の画素データによる電位の 上昇幅V1が低い場合でも、その前のプリチャージによるオフセット電圧値V2を確実に 、あるいは、色に応じて必要な値だけ設定することができ、その結果、所望の明るさで所 望の色バランスの映像表示が達成でき、髙品質な画像が得られる。

また、図1に示すように、1つの水平駆動回路4でプリチャージ回路を兼用でき、面積 を小さくでき製造コストを抑制できる。

[0036]

なお、上記説明では本発明を画像表示装置に適用した場合を述べたが、図2に示すよう な構成のプリチャージ回路をTFT等で構成し、表示パネルに内蔵させた場合、あるいは 、図2に示すような構成のプリチャージ回路を、表示パネルを駆動する装置(たとえば、 駆動IC)内に内蔵させた場合の、表示パネルおよび駆動装置に本発明が適用できる。

【産業上の利用可能性】

[0037]

本発明は、LCD(liquid crystal display)、DMD(digital micro-mirror device) 、あるいは有機EL素子などの固定画素の画像表示装置のほか、CRTのようなビーム走 査型の画像表示装置に好適に利用できる。また、プリチャージ回路を内蔵した画像表示パ ネル、あるいは、画像表示パネルの駆動装置にも、本発明が好適に利用できる。

【図面の簡単な説明】

[0038]

- 【図1】本発明の実施の形態にかかる液晶表示装置の構成例を示すブロック図
- 【図2】プリチャージ機能付き水平駆動回路のセレクタの回路図
- 【図3】プリチャージ用の第2のセレクトスイッチ回路部の、より具体的な回路図
- 【図4】(A)は1つのセレクトスイッチの回路記号図、(B)はセレクトスイッチ の変形例を示す回路記号図
- 【図5】(A)~(G)はプリチャージ動作時の各パルスのタイミングチャート
- 【図6】(A)~(D)はプリチャージ許可パルスの他の例を示すタイミングチャー

F

【図7】(A)~(C)は背景技術の問題点の説明、および、本発明の効果の説明に 用いた信号線に電圧を供給する許可パルスと信号線電位変化の関係を示す図


【図8】 (A) および (B) は背景技術の説明に用いた、画素データとプリチャージ を信号線の異なる側から行う技術の説明図


【図9】先行技術に記載された、水平駆動回路とプリチャージ回路とを分けて配置した画像表示装置のブロック図

【符号の説明】


[0039]

1…液晶表示装置、2…有効画素部、3…垂直駆動回路(VDRV)、4…プリチャージ機能付き水平駆動回路(HDRV&PCH)、5P…pMOSトランジスタ、5N…nMOSトランジスタ、5N…nMOSトランジスタ、5ー1~5ーm…走査線、6,6ー1~6ーn…信号線、7…Vcom供給線、21…画素回路(画素)、30…セレクタ、30A…第1のセレクトスイッチ回路部、30B…第2のセレクトスイッチ回路部、31ーR等,51ーR等(およびTMG)…セレクトスイッチ(トランスファゲート)、40…制御回路、60…水平パルス、61B等…画素データパルス、62B等…プリチャージ許可パルス、63B等…画素データ供給の許可パルス、Cs…保持容量配線、TFT21…画素セレクト素子、LC21…液晶セル、Cs21…保持容量

















【図4】




【図5】
















【図8】





【図9】





【要約】

【課題】画像表示装置の高精細化による信号線の負荷容量増大、その駆動クロックの高速 化によって、信号線への十分なプリチャージが困難になってきている。

【選択図】図5

特願2003-298661

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社